半导体结构体、半导体结构体的制造方法及半导体装置的制作方法

日期:2019-03-02 15:12:27

专利名称:半导体结构体、半导体结构体的制造方法及半导体装置的制作方法
技术领域
本发明涉及半导体结构体、半导体结构体的制造方法、以及封装有半导体结构体的半导体装置。
背景技术
提出了一种在半导体晶片上、除了一般的电子电路以外还形成有具有MEMS(Micrc) Electro Mechanical Systems,微机电系统)的特殊的电子电路的、作为半导体结构体的电子电路(例如参照日本特开2005-109221号公报)。作为MEMS,有加速度传感器(例如参照日本特开2009-7观48号公报)、悬臂(例如参照日本特开2004-209585号公报)等的机械元件、光学元件等。在这样的具有机械元件的半导体结构体的封装中,为了机械元件的动作而需要空间。此外,在具有光学元件的半导体结构体的封装中,需要光入射或射出的场所。

发明内容
本发明的优点是,提高植入有这样的在电子电路的周围需要空间的半导体结构体的半导体装置的生产性。半导体结构体具有半导体基板,在规定区域中设有电子电路;配线,设在上述半导体基板上的上述规定区域的外部;外部连接用电极,设在上述配线上;密封树脂,设置为,使其将上述外部连接用电极的侧面覆盖;壁,夹在上述电子电路及上述密封树脂之间。根据本发明,能够提高在电子电路的周围需要空间的半导体结构体及具备半导体结构体的半导体装置的生产性。本发明通过以下的详细的说明及附图应能更充分地理解,但这些是专门用来说明的,并不限定本发明的范围。


图1是表示有关本发明的第1实施方式的半导体装置100A的俯视图。图2是图1的II-II向视剖视图。图3是表示有关本发明的第1实施方式的半导体结构体IA的俯视图。图4是图3的IV-IV向视剖视图。图5是半导体结构体IA的制造方法的说明图。图6是半导体结构体IA的制造方法的说明图。图7是半导体结构体IA的制造方法的说明图。图8是半导体结构体IA的制造方法的说明图。
图9是半导体结构体IA的制造方法的说明图。图10是半导体结构体IA的制造方法的说明图。图11是半导体结构体IA的制造方法的说明图。图12是半导体结构体IA的制造方法的说明图。图13是表示半导体结构体IA的制造中途的切割前的硅基板的俯视图。图14是图13的XIV-XIV向视剖视图。图15是表示半导体结构体IA的制造中途的切割前的硅基板的俯视图。图16是图15的XVI-XVI向视剖视图。图17是表示半导体结构体IA的制造中途的切割前的硅基板的俯视图。图18是图17的XVIII-XVIII向视剖视图。图19是表示半导体结构体IA的制造中途的切割前的硅基板的俯视图。图20是图19的XX-XX向视剖视图。图21是半导体装置100A的制造方法的说明图。图22是半导体装置100A的制造方法的说明图。图23是半导体装置100A的制造方法的说明图。图M是半导体装置100A的制造方法的说明图。图25是半导体装置100A的制造方法的说明图。图沈是半导体装置100A的制造方法的说明图。图27是半导体装置100A的制造方法的说明图。图28是半导体装置100A的制造方法的说明图。图四是半导体装置100A的制造方法的说明图。图30是半导体装置100A的制造方法的说明图。图31是表示有关本发明的第2实施方式的半导体装置100B的与图2同样的剖视图。图32是表示半导体结构体IB的俯视图。图33是图32的XXXIII-XXXIII向视剖视图。图34是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图。图35是图34的XXXV-XXXV向视剖视图。
图36是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图。图37是图36的XXXVII-XXXVII向视剖视图。图38是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图
图39是图38的XXXIX-XXXIX向视剖视图。图40是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图。图41是图40的XLI-XLI向视剖视图。图42是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图。图43是图42的XLIII-XLIII向视剖视图。图44是表示有关本发明的第3实施方式的半导体装置100C的与图2同样的剖视图。图45是表示半导体结构体IC的俯视图。
图46是图45的XLVI-XLVI向视剖视图。图47是半导体结构体IC的制造方法的说明图。图48是半导体结构体IC的制造方法的说明图。图49是半导体结构体IC的制造方法的说明图。图50是半导体结构体IC的制造方法的说明图。图51是半导体结构体IC的制造方法的说明图。图52是表示半导体结构体IC的制造中途的切割前的硅基板的俯视图。图53是图52的LIII-LIII向视剖视图。图M是表示半导体结构体IC的制造中途的切割前的硅基板的俯视图。图55是图M的LV-LV向视剖视图。图56是表示半导体结构体IC的制造中途的切割前的硅基板的俯视图。图57是图56的LVII-LVII向视剖视图。
具体实施例方式〔第1实施方式〕图1是表示有关本发明的第1实施方式的半导体装置100A的俯视图,图2是图 1的II-II向视剖视图。该半导体装置100A是作为配线基板的多个绝缘层110、120、130、 140,150的层叠构造,在内部中嵌入有半导体结构体1A。这里,对半导体结构体IA进行说明。图3是表示半导体结构体IA的俯视图,图4是图3的IV-IV向视剖视图。如图3、 图4所示,半导体结构体IA在半导体基板10的表面具有绝缘膜14、多个配线15、多个外部连接用电极21、密封树脂22、壁23等。半导体基板10如图3所示,具备硅基板11、由金属等的导电性材料构成的多个连接焊盘12、和由氧化硅或氮化硅等的绝缘性材料构成的保护绝缘膜13等。在设有连接焊盘12的硅基板11的一个面,设有器件区域及配线区域。器件区域是比后述的壁23靠内侧的区域,在器件区域内配置有电子电路2。配线区域是比壁23靠外侧的区域,在配线区域中形成有连接焊盘12、外部连接用电极21及将它们连接的配线15等。 电子电路2例如是加速度传感器、压力传感器、微型陀螺仪、流量传感器、气体传感器、红外线成像器、微驱动器(microactuator)、喷墨打印机头、谐振滤波器(resonator filter)、微型继电器、微型探头、扫描型探测显微镜、光开关、数字镜器件(digitalmirror device)、光扫描器、光传感器等。连接焊盘12与硅基板11上的配线(图示略)连接。保护绝缘膜13形成在硅基板11的一个面上,覆盖硅基板11上的配线等。此外,在保护绝缘膜13设有使连接焊盘12露出的多个开口 13a、使电子电路2露出的开口 13b。如图3、图4所示,开口 13a比连接焊盘12小,开口 13b比电子电路2大。在保护绝缘膜13的上表面形成有由环氧类树脂、聚酰亚胺类树脂等构成的绝缘膜14。绝缘膜14可以使用聚酰亚胺、聚苯并恶唑(PBO)等的高性能塑料材料、环氧类、苯酚类、硅类等的塑料材料、或者它们的复合材料等。在绝缘膜14上,设有使连接焊盘12露出的多个开口 14a、使电子电路2露出的开口 14b。如果绝缘膜14是感光性树脂,则可以通过将感光性树脂涂布在半导体基板10上、 进行曝光、显影、硬化而统一形成开口 14a、14b。此外,可以通过例如对绝缘膜14照射激光而形成开口 14a、14b。如图3、图4所示,绝缘膜14的开口 1 比保护绝缘膜13的开口 13a 小,在开口 Ha的外周部,连接焊盘12和绝缘膜14密接。此外,绝缘膜14的开口 14b比电子电路2大,使电子电路2在绝缘膜14的开口 14b内露出。在绝缘膜14的上表面的一部分、以及从开口 Ha露出的连接焊盘12的上部,形成有多个配线15。配线15包括作为下层的、成为用来对上层进行电解镀的核的、具有铜等的电解镀用种子层()一 Kjf) 16 ;和作为上层的、具有铜等的导电性材料的配线层19。电解镀用种子层16的厚度优选是200nm 2000nm。电解镀用种子层16的一部分经由开口 13a、1 连接在连接焊盘12。配线15是用来将电子电路2及设在半导体结构体IA的硅基板11的晶体管等其他电子电路导通到外部连接用电极21的配线。在电解镀用种子层16、16的上表面,形成有由铜等导电性材料构成的配线层19及壁层24。配线层19比电解镀用种子层16厚,例如1 μ m 5 μ m的厚度是优选的。在各配线15的与连接焊盘12相反侧的端部形成有焊接区(land),在焊接区上表面分别形成有由铜等导电性材料构成的外部连接用电极21。多个外部连接用电极21分别配置在从上侧俯视为大致四边形的半导体结构体IA的对置的两边。配置在各边的外部连接用电极21排列为一列或多列。外部连接用电极21是柱状的形状,外部连接用电极21的直径是50 500 μ m。外部连接用电极21的高度是45 99 μ m左右,与配线15的厚度加起来是50 100 μ m左右。电解镀用种子层16及配线层19的层叠体、即配线15将对应的1个或多个连接焊盘12与1个或多个外部连接用电极21连接。此外,配线15排列为,使其分别与邻接的其他配线15电绝缘。壁23包围开口 1北,14b而设置,从上侧俯视呈四边形的形状。壁23包括作为下层的、成为用来对上层进行电解镀的核的、具有铜等的电解镀用种子层16 ;和作为上层的、 具有铜等导电性材料的壁层24。壁23的宽度是70 100 μ m。壁23的高度是50 100 μ m 左右。优选为,壁23及外部连接用电极21的上表面是大致同一平面。即,优选为,壁23及外部连接用电极21的上表面的高度相同。由于在壁23与硅基板11之间夹着保护绝缘膜13,所以壁23与电子电路2及设在半导体结构体IA的硅基板11的晶体管等其他电子电路绝缘。另外,与接地的连接焊盘12 (接地用的连接焊盘)连接的一条配线15 (接地用配线)延伸到壁23的下部,某1个外部连接用电极21经由该配线15与壁23导通。该外部连接用电极21是接地用的端子,将壁23接地。在配线15及绝缘膜14的表面、外部连接用电极21的周围且比壁23靠外侧的区域(配线区域),填充有密封树脂22。密封树脂22例如由热硬化性聚酰亚胺、环氧类树脂、 苯酚类树脂等热硬化性树脂与二氧化硅等填料的复合物(复合材料)构成。但是,也可以是不含有填料的热硬化性树脂。外部连接用电极21的上表面从密封树脂22露出。S卩,壁23通过夹在电子电路2与密封树脂22之间,作为分隔体而发挥功能,用来使密封树脂22或作为密封树脂22的材料不进入到壁23内的器件区域。
接着,对于半导体结构体IA的制造方法,使用图5 图20进行说明。这里,图5 图12是制造中途的切割前的晶片状态的硅基板的剖视图。此外,图13、图15、图17、图19 是表示半导体结构体IA的制造中途的切割前的晶片状态的硅基板的俯视图,图14是图13 的XIV-XIV向视剖视图,图16是图15的XVI-XVI向视剖视图,图18是图17的XVIII-XVIII 向视剖视图,图20是图19的XX-XX向视剖视图。首先,如图5所示,在硅基板(半导体晶片)11上,在具备连接焊盘12及保护绝缘膜13的、切割前的半导体基板10的表面形成绝缘膜14。另外,在保护绝缘膜13上,还没有设置使电子电路2露出的开口 13b,电子电路2被保护绝缘膜13覆盖。接着,如图6所示,通过溅射等气相沉积法,形成覆盖绝缘膜14的整面及连接焊盘 12的电解镀用种子层16。接着,如图7所示,除了电解镀用种子层16上的形成配线层19的区域以外,形成配线抗蚀剂17。接着,如图8所示,通过以电解镀用种子层16为阴极的电解镀,在没有形成配线抗蚀剂17的部分堆积配线层19。然后,如图9所示,将配线抗蚀剂17除去。接着,如图10所示,通过在电解镀用种子层16及配线层19的上表面粘附干膜 (dry film)并构图,形成外部连接用电极21及壁层M用的抗蚀剂20。另外,在抗蚀剂20 中,分别在多个形成外部连接用电极21的部分设有多个开口 20a、在形成壁层M的部分设有开口 20b。接着,如图11所示,通过以电解镀用种子层16为阴极的电解镀,分别同时在抗蚀剂20的开口 20a内堆积外部连接用电极21、在开口 20b内堆积壁层Μ。因此,外部连接用电极21及壁层M由相同的材料形成为相同程度的高度。考虑到电阻率,外部连接用电极 21及壁层M优选地由铜形成。接着,如图12所示,将抗蚀剂20除去。接着,如图13、图14所示,通过软蚀刻(soft etching),将没有形成配线层19、外部连接用电极21及壁层M的区域的电解镀用种子层16除去。由此,形成作为配线层19 和其下部的电解镀用种子层16这二者的层叠体的配线15,并且形成作为壁层M和其下部的电解镀用种子层16这二者的层叠体的壁23。另外,此时,虽然将配线层19、外部连接用电极21及壁层M的表面也蚀刻与电解镀用种子层16的厚度相同的程度,但由于配线层19、外部连接用电极21及壁层M与电解镀用种子层16相比足够厚,所以没有影响。接着,通过外观检查来确认配线15的断线及半导体基板10上的异物的有无。接着,通过将绝缘膜14的表面用氧等离子体(oxygen plasma)进行处理,将表面的碳化物等异物除去。接着,如图15、图16所示,将封堵比壁23靠内侧的区域(有电子电路2的器件区域)的盖25A载置到壁23的上部。作为盖25A,可以使用例如由铜、不锈钢等构成的印刷掩模板。盖25A通过连接部2 相互连结。接着,如图17、图18所示,在比壁23靠外侧的区域(配线区域)填充密封树脂22。 密封树脂22将外部连接用电极21的上部覆盖。此时,由于比壁23靠内侧的区域(器件区域)被盖25A封堵,所以在器件区域中不会填充密封树脂22。在密封树脂22硬化后,将盖 25A除去。接着,用研磨机(grinder)将密封树脂22从上面切削并将外部连接用电极21的上部切削,从而如图19、图20所示,将外部连接用电极21、密封树脂22及壁23形成为,使它们的上表面为同一平面。由此,即使外部连接用电极21在电解镀时被形成为不均勻的高度,也能够成为大致相同的高度。另外,在密封树脂22到达盖25A的上部的情况等、不能将盖25A除去的时候,也可以将盖25A与密封树脂22 —起切削。外部连接用电极21、密封树脂22及壁23的各上表面的高度相等是优选的。然后,通过在保护绝缘膜13上形成使电子电路2露出的开口 1 并切割,图3、图 4所示的半导体结构体IA完成。另外,在即使电子电路2上有保护绝缘膜13、电子电路2 的动作也没有不良状况的情况下,也可以不形成保护绝缘膜13的开口部13b。图2所示的半导体装置100A的绝缘层110、120、130、140、150由绝缘性的树脂构成。具体而言,绝缘层110、120、130、140、150可以使用玻璃布基材环氧树脂、玻璃布基材聚酰亚胺树脂等玻璃布基材绝缘性树脂复合材料等。在中间绝缘层110设有收纳半导体结构体IA的开口 111、及贯通孔(through hole) 112。在贯通孔112的内壁面形成有金属壁162。第一下侧绝缘层120配置在半导体结构体IA及中间绝缘层110的下部,在与贯通孔112对应的位置设有贯通孔122。在贯通孔122的内壁面,从贯通孔112的内壁面连续而形成有金属壁162。在第一下侧绝缘层120的下表面形成有配线164。一部分的配线164与金属壁162 一体地形成。配线164埋入第二下侧绝缘层140。第一上侧绝缘层130配置在中间绝缘层110的上部,在与半导体结构体IA的壁23 对应的位置设有开口 131。此外,在与贯通孔112对应的位置设有贯通孔132。在贯通孔 132的内壁面,从贯通孔112的内壁面连续而形成有金属壁162。并且,在第一上侧绝缘层130,在与半导体结构体IA的外部连接用电极21对应的位置设有通孔(via hole) 133。在通孔133中,填充有由金属构成的填充件163。在第一上侧绝缘层130的上表面形成有配线165。配线165与金属壁162、填充件 163 一体地形成。配线165埋入第二上侧绝缘层150。第二下侧绝缘层140配置在第一下侧绝缘层120的下部,形成有使配线164的一部分露出的通孔143。在通孔143中填充有由金属构成的填充件166。在第二下侧绝缘层140的下表面,设有由金属构成的配线171。配线171的一部分与填充件166 —体地形成。此外,在第二下侧绝缘层140的下表面,设有覆盖配线171的阻焊剂181。在阻焊剂181设有使配线171的一部分露出的开口 181a。配线171的从开口 181a露出的部分作为端子173。第二上侧绝缘层150配置在第一上侧绝缘层130的上部,在与开口 131对应的位置设有开口 151。此外,在第二上侧绝缘层150形成有使配线165的一部分露出的通孔153。 在通孔153中填充有由金属构成的填充件167。在第二上侧绝缘层150的上表面,设有由金属构成的配线172。配线172的一部分与填充件167 —体地形成。此外,在第二上侧绝缘层150的上表面,设有覆盖配线172的阻焊剂182。在阻焊剂182设有使配线172的一部分露出的开口 18加。配线172的从开口 18 露出的部分作为端子174。接着,使用图21 图30对半导体装置100A的制造方法进行说明。首先,如图21所示,将预先形成有开口 111的、作为预浸料(pr印reg)的中间绝缘层110粘附于第一下侧绝缘层120,该第一下侧绝缘层120成膜有通过溅射、蒸镀等而层叠的金属箔191。接着,如图22所示,在开口 111中收纳半导体结构体1A。接着,如图23所示,在中间绝缘层110及半导体结构体IA的上部,层叠预先设有开口 131的第一上侧绝缘层130及金属箔192。使半导体结构体IA的壁23及电子电路2从开口 131露出。另外,开口 111通过模具加工、铣床( >一夕一)加工、激光加工等哪种方式形成都可以。接着,如图对所示,通过激光钻削加工,在半导体结构体IA的周围的规定位置,在金属箔191、192中形成开口 191a、192a,并且在对应于开口 191a、19 的绝缘层110、120、 130中形成贯通孔112、122、132。此外,通过激光钻削加工,在金属箔192及第一上侧绝缘层130中、在外部连接用电极21的正上方的部位分别形成开口 192b、通孔133。接着,如图25所示,通过依次进行非电解镀处理、电镀处理,在绝缘层110、120、 130的贯通孔112、122、132的内壁形成金属壁162、并且在通孔133中形成填充件163、进而在金属箔191、192的面上分别形成配线层164A、165A。接着,如图沈所示,通过软蚀刻将没有形成配线层164A、165A的部分的金属箔 191、192除去,从而形成由金属箔191及配线层164A构成的配线164、由金属箔192及配线层165A构成的配线165。接着,如图27所示,依次在第一下侧绝缘层120的下部层叠第二下侧绝缘层140、 在第二下侧绝缘层140的下部层叠金属箔193。此外,依次将预先设有开口 151的第二上侧绝缘层150层叠在第一上侧绝缘层130的上部、在第二上侧绝缘层150的上部层叠金属箔 194。接着,如图28所示,通过激光钻削加工,形成通孔143、153,并且在金属箔193、194 的对应的位置形成开口 193a、194a,使配线164、165的一部分露出。接着,在规定区域形成抗蚀剂图案,通过依次进行非电解镀处理、电镀处理,如图四所示,在作为没有形成该抗蚀剂图案的区域的通孔143、153内填充形成填充件166、167, 并且在作为没有形成该抗蚀剂图案的区域的金属箔193、194的表面形成作为配线171、172 的金属层171A、172A。接着,如图30所示,在将抗蚀剂图案除去后,通过将形成有抗蚀剂图案的区域、即没有形成配线层171A、172A的区域的金属箔193、194用软蚀刻进行部分除去,形成由金属箔193及配线层171A构成的配线171、由金属箔194及配线层172A构成的配线172。然后,设置覆盖第二下侧绝缘层140的下表面及配线171的阻焊剂181,通过对阻焊剂181进行构图而设置开口 181a,使配线171的端子173露出。同样,设置覆盖第二上侧绝缘层150的上表面及配线172的阻焊剂182,通过对阻焊剂182进行构图而设置开口 182a,使配线172的端子174露出。这样,图1、图2所示的半导体装置100A完成。这样,根据本实施方式,由于采用在比包围半导体基板10的形成有电子电路2的区域的壁23靠外侧的区域(配线区域)中、填充有密封树脂22的半导体结构体1A,所以能够在使形成有电子电路2的区域露出的状态下将半导体结构体IA封装到半导体装置100A 中。因而,能够在机械元件或光学元件的封装中使用。〔第2实施方式〕图31是表示有关本发明的第2实施方式的半导体装置100B的与图2同样的剖视图。另外,对于与有关第1实施方式的半导体装置100A同样的结构,赋予相同的标号而省略说明。半导体装置100B是在内部中代替半导体结构体IA而封装有半导体结构体IB的
直ο这里,对半导体结构体IB进行说明。图32是表示半导体结构体IB的俯视图,图 33是图32的XXXIII-XXXIII向视剖视图。另外,关于与第1实施方式的半导体结构体IA 同样的结构省略说明。如图32、图33所示,在硅基板11的表面形成有电子电路2、连接焊盘12、以及将它们连接的配线等。电子电路2是没有可动部的光学元件,例如是光传感器、红外线成像器寸。在硅基板11的上表面、比壁23靠内侧的区域(器件区域)中,填充有将电子电路 2密封的透明树脂26。透明树脂沈可以使用例如热硬化性聚酰亚胺、环氧类树脂、苯酚类树脂等的热硬化性树脂等。接着,对于半导体结构体IB的制造方法,使用图34 图43进行说明。这里,图 34、图36、图38、图40是表示半导体结构体IB的制造中途的切割前的硅基板的俯视图,图 35是图34的XXXV-XXXV向视剖视图,图37是图36的XXXVII-XXXVII向视剖视图,图39是图38的XXXIX-XXXIX向视剖视图,图41是图40的XLI-XLI向视剖视图,图43是图42的 XLIII-XLI11向视剖视图。首先,与第1实施方式的半导体结构体IA同样,进行图5 图12所示的从绝缘膜 14的形成到抗蚀剂20的除去的工序。接着,如图34、图35所示,通过软蚀刻将没有形成配线层19、外部连接用电极21、 壁层M的区域的电解镀用种子层16除去,形成配线15及壁23。然后,通过光刻法在保护绝缘膜13中形成使电子电路2露出的开口 13b。另外,在软蚀刻时,虽然配线层19、外部连接用电极21、壁层M的表面也被蚀刻, 但由于配线层19、外部连接用电极21、壁层M与电解镀用种子层16相比足够厚,所以没有影响。接着,通过外观检查来确认配线15的断线及半导体基板10上的异物的有无。接着,通过将绝缘膜14的表面用氧等离子体进行处理,将表面的碳化物等异物除去。接着,如图36、图37所示,在壁23的上部载置将比壁23靠外侧的区域(配线区域)封堵的盖25B。作为盖25B,可以使用例如由铜、不锈钢等构成的印刷掩模板。接着,如图38、图39所示,在比壁23靠内侧的区域(器件区域)中填充透明树脂 26。此时,由于比壁23靠外侧的区域(配线区域)被盖25B封堵,所以在配线区域中不会填充透明树脂26。接着,在透明树脂沈硬化后,如图40、图41所示,将盖25B除去。
接着,如图42、图43所示,在硅基板11的上面整体涂布密封树脂22。密封树脂22 也可以比透明树脂沈透射性低。密封树脂22例如由热硬化性聚酰亚胺、环氧类树脂、苯酚类树脂等热硬化性树脂与二氧化硅等填料的复合物(复合材料)构成。但是,也可以是不含有填料的热硬化性树脂。接着,通过将密封树脂22从上面切削,将外部连接用电极21、密封树脂22、壁23 及透明树脂26形成为,使他们的上表面为同一平面。然后,通过将硅基板11切割,图32、图 33所示的半导体结构体IB完成。使用完成的半导体结构体1B,与第1实施方式的半导体装置100A同样,进行图 21 图30所示的工序。这样,半导体装置100B完成。根据本实施方式,由于采用将比包围半导体基板10的形成有电子电路2的区域的壁23靠内侧的区域(器件区域)用透明树脂沈密封的半导体结构体1B,所以能够在可从外部辨识形成有电子电路2的器件区域的状态下封装到半导体装置100B中。因而,能够在光学元件的封装中使用。〔第3实施方式〕图44是表示有关本发明的第3实施方式的半导体装置100C的与图2同样的剖视图。另外,对于与有关第1实施方式的半导体装置100A同样的结构赋予相同的标号而省略说明。半导体装置100C是在内部中代替半导体结构体IA而封装有半导体结构体IC的
直ο在有关本实施方式的绝缘层130、150中没有设置开口 131、151这一点与第1、第2 实施方式不同。这里,对半导体结构体IC进行说明。图45是表示半导体结构体IC的俯视图,图 46是图45的XLVI-XLVI向视剖视图。另外,关于与第1实施方式的半导体结构体IA同样的结构省略说明。如图45、图46所示,在硅基板11的表面形成有电子电路2、连接焊盘12、以及将它们连接的配线等。电子电路2例如是加速度传感器、压力传感器、微型陀螺仪、流量传感器、 气体传感器、红外线成像器、微驱动器、喷墨打印机头、谐振滤波器、微型继电器、微型探头、 扫描型探测显微镜、光开关、DMD、光扫描器等。在半导体结构体IC中,在配线15的与连接焊盘12相反侧的端部形成有焊接区, 在焊接区上表面形成有外部连接用电极21A,并且在外部连接用电极21A的上部还形成有由铜等导电性材料构成的外部连接用电极21B。另外,从连接性的观点看,优选外部连接用电极21B直径比外部连接用电极21A大,但也可以是直径相等,也可以是外部连接用电极 2IB的直径比外部连接用电极2IA小。外部连接用电极21A的高度是45 85 μ m左右,与配线15的厚度加在一起是 50 100 μ m左右。外部连接用电极21A的上表面和壁23的上表面是同一平面。在壁23的上部,设有将比壁23靠内侧的区域(有电子电路2的器件区域)封堵的盖25C。盖25C的高度与外部连接用电极21B的高度相等。作为盖25C,可以使用例如由铜、不锈钢等构成的印刷掩模板。或者,也可以为了在电子电路2中使用光学元件而使用例如聚碳酸酯等透明的材料。
另外,盖25C在比壁23靠外侧的部分具有与其他盖25C的连接部25a,以使其在硅基板11的切割前能够与邻接的其他半导体结构体IC的盖25C—体地处理。连接部2 可以在制造过程中除去。接着,对于半导体结构体IC的制造方法,使用图47 图57进行说明。这里,图 47 图50是制造中途的切割前的硅基板的剖视图。此外,图52、图54、图56是表示半导体结构体IC的制造中途的切割前的硅基板的俯视图,图53是图52的LIII-LIII向视剖视图,图阳是图讨的LV-LV向视剖视图,图57是图56的LVII-LVII向视剖视图。首先,与第1实施方式的半导体结构体IA同样,进行图5 图9所示的从绝缘膜 14的形成到配线抗蚀剂17的除去的工序。接着,如图47所示,通过在电解镀用种子层16及配线层19的上表面粘附干膜并进行构图,形成外部连接用电极21A及壁层M用的抗蚀剂20A。另外,在抗蚀剂20A中,在多个形成外部连接用电极21A的部分分别设有开口 20a,在形成壁层M的部分分别设有开
口 20b。接着,如图48所示,通过以电解镀用种子层16为阴极的电解镀,分别在抗蚀剂20A 的开口 20a内堆积外部连接用电极21A、在开口 20b内堆积壁层Μ。优选为,外部连接用电极21Α及壁层M根据需要而将上表面磨削成为与抗蚀剂20Α相同的高度而使上表面整体
变得平滑。接着,如图49所示,在外部连接用电极21Α及抗蚀剂20Α的上部粘附干膜并进行构图,从而形成外部连接用电极2IB用的抗蚀剂20Β。另外,在抗蚀剂20Β中,在形成外部连接用电极21Β的部分设有开口 20c。接着,如图50所示,通过以电解镀用种子层16为阴极的电解镀,在抗蚀剂20B的开口 20c内形成外部连接用电极21B。接着,如图51所示将抗蚀剂20A、20B除去。接着,如图52、图53所示,通过软蚀刻将没有形成配线层19、外部连接用电极21、 壁层M的区域的电解镀用种子层16除去,形成配线15及壁23。然后,通过光刻法在保护绝缘膜13中形成使电子电路2露出的开口 13b。另外,此时,虽然配线层19、外部连接用电极21、壁层M的表面也被蚀刻,但由于配线层19、外部连接用电极21、壁层M与电解镀用种子层16相比足够厚,所以没有影响。接着,通过外观检查来确认配线15的断线及半导体基板10上的异物的有无。接着,通过将绝缘膜14的表面用氧等离子体进行处理,将表面的碳化物等异物除去。接着,如图W、图55所示,在各壁23的上部载置将比壁23靠内侧的区域(器件区域)封堵的盖25C。盖25C通过连接部2 相互连结。接着,如图56、图57所示,在比壁23靠外侧的区域(配线区域)及盖25C的上部填充密封树脂22。此时,由于比壁23靠内侧的区域(器件区域)被盖25C封堵,所以不会被填充密封树脂22 (稍稍侵入到壁23的上表面与盖25C的下表面间隙中)。接着,通过将密封树脂22从上表面切削,将外部连接用电极2IB、密封树脂22及盖 25C形成为,使它们的上表面为同一平面。然后,通过切割,图45、图46所示的半导体结构体IC完成。使用完成的半导体结构体1C,与第1实施方式的半导体装置100A同样,进行图21 图30所示的工序。这样,半导体装置100C完成。根据本实施方式,由于采用将比包围半导体基板10的形成有电子电路2的器件区域的壁23靠内侧的区域(器件区域)用盖25C密封的半导体结构体1C,所以能够在使形成有电子电路2的器件区域为空洞的状态下封装到半导体装置100C中。因而,能够在将机械元件密封的封装中使用。以上表示和说明了各个实施方式,但本发明并不限定于上述实施方式。因此,本发明的范围仅由权利要求书限定。
权利要求
1.一种半导体结构体,其特征在于,具有 半导体基板,在规定区域中设有电子电路;配线,设在上述半导体基板上的上述规定区域的外部; 外部连接用电极,设在上述配线上;密封树脂,设置为使该密封树脂将上述外部连接用电极的侧面覆盖;以及壁,介于上述电子电路及上述密封树脂之间。
2.如权利要求1所述的半导体结构体,其特征在于, 上述规定区域被上述壁包围。
3.如权利要求1所述的半导体结构体,其特征在于, 上述壁由与上述外部连接用电极相同的材料形成。
4.如权利要求1所述的半导体结构体,其特征在于,上述壁的上表面的高度与上述外部连接用电极的上表面的高度相等。
5.如权利要求1所述的半导体结构体,其特征在于,上述密封树脂的上表面的高度与上述外部连接用电极的上表面的高度相等。
6.如权利要求1所述的半导体结构体,其特征在于, 上述壁被接地。
7.如权利要求6所述的半导体结构体,其特征在于,上述半导体基板具有接地用的连接焊盘,上述接地用连接焊盘经由接地用配线而与上述壁连接。
8.一种半导体装置,其特征在于,具有半导体结构体,具备在规定区域中设有电子电路的半导体基板、设在上述半导体基板上的上述规定区域的外部的配线、设在上述配线上的外部连接用电极、设置为覆盖上述外部连接用电极的侧面的密封树脂、和介于上述电子电路及上述密封树脂之间的壁,该半导体结构体配置在上述基板上;中间绝缘层,设在上述半导体结构体的周围;以及下侧绝缘层,与上述中间绝缘层的下表面及上述半导体结构体的下表面相接。
9.如权利要求8所述的半导体装置,其特征在于, 在上述中间绝缘层的上表面设有上侧绝缘层。
10.如权利要求9所述的半导体装置,其特征在于,上述上侧绝缘层将上述半导体结构体的上述规定区域以外的区域覆盖。
11.如权利要求10所述的半导体装置,其特征在于, 上述上侧绝缘层具有通孔;在上述上侧绝缘层上设有配线,该配线经由上述通孔而与上述外部连接用电极连接。
12.如权利要求9所述的半导体装置,其特征在于,上述上侧绝缘层的与上述半导体结构体的上述规定区域对应的位置开口。
13.如权利要求8所述的半导体装置,其特征在于,还具备填充到比上述壁靠内侧的区域中、将上述规定区域密封的透明树脂。
14.如权利要求8所述的半导体装置,其特征在于,具备配置在上述壁的上部、将上述规定区域的上部空间密封的盖。
15.如权利要求14所述的半导体装置,其特征在于, 上述盖是透明的。
16.一种半导体结构体的制造方法,其特征在于,具有以下的工序在规定区域中设有电子电路的半导体基板的上述规定区域的外部形成配线; 在上述配线上形成外部连接用电极、同时形成包围上述规定区域的壁。
17.如权利要求16所述的半导体结构体的制造方法,其特征在于, 将上述外部连接用电极及上述壁通过电解镀而同时形成。
18.如权利要求16所述的半导体结构体的制造方法,其特征在于, 在上述壁的上部载置将上述规定区域的上部空间封堵的盖;将密封上述连接焊盘及上述配线的密封树脂填充到比上述壁靠外侧的区域中。
19.如权利要求18所述的半导体结构体的制造方法,其特征在于, 将上述盖除去;将上述密封树脂、上述外部连接用电极及上述壁进行上表面切削。
20.如权利要求18所述的半导体结构体的制造方法,其特征在于,将上述密封树脂、上述外部连接用电极及上述壁与上述盖一起进行上表面切削。
21.一种半导体结构体的制造方法,其特征在于,具有以下的工序在规定区域中设有电子电路的半导体基板的上述规定区域的外部所配置的配线层上形成外部连接用电极、同时形成包围上述规定区域的壁;在上述壁的上部载置将上述规定区域的上部空间封堵的盖; 将密封上述配线的密封树脂填充到比上述壁靠外侧的区域中; 将上述密封树脂、上述外部连接用电极及上述壁进行上表面切削。
22.如权利要求21所述的半导体结构体的制造方法,其特征在于, 在填充上述密封树脂后,将上述盖除去。
全文摘要
一种半导体结构体,提高嵌入有在电子电路的周围需要空间的半导体结构体的半导体装置的生产性。半导体结构体具有半导体基板,在规定区域中设有电子电路;配线,设在上述半导体基板上的上述规定区域的外部;外部连接用电极,设在上述配线上;密封树脂,设置为,使其将上述外部连接用电极的侧面覆盖;壁,夹在上述电子电路及上述密封树脂之间。
文档编号B81C1/00GK102234097SQ20111007666
公开日2011年11月9日 申请日期2011年3月29日 优先权日2010年3月29日
发明者胁坂伸治 申请人:卡西欧计算机株式会社


购买说明
       资料可在线传送,如需邮寄光盘(即将电子文档刻录到光盘里),邮费另计。
       我们也可以为您提供个性化定制,欢迎咨询,客服微信/QQ: 690542
       X专利信息网竭诚为您服务!

相关文章 您可能喜欢 最新发布 热门文章 随机文章 相关发布