微机电装置及其制作方法

日期:2019-03-02 15:12:33

专利名称:微机电装置及其制作方法
技术领域
本发明实施例涉及半导体技术领域,特别涉及微机电装置及其制作方法。
背景技术
MEMS (Micro Electro Mechanical System,微机电装置)技术是指对微米/纳米 (micro/nanotechnology)材料进行设计、加工、制造、测量和控制的技术。MEMS是由机械构件、光学系统、驱动部件、电控系统集成为一个整体单元的微型系统。MEMS技术通常应用在微机电器件的制作,所述微机电器件包括位置传感器、旋转装置或者惯性传感器,所述惯性传感器例如加速度传感器、陀螺仪和声音传感器。现有技术利用MEMS技术在一个半导体衬底上制作微机电器件,然后利用CMOS技术在另一半导体衬底上制作控制电路,然后利用引线框架(Leadframe)将控制电路与微机电器件电连接,从而形成微机电装置。因此,现有的微机电装置需要利用两个半导体芯片制作,从而使得现有的微机电装置的成本较高。通常,含有控制电路的半导体衬底与形成有微机电器件的半导体衬底是并列排布在引线框架内,因此,现有的微机电装置的体积较大,从而微机电装置的集成度不高,无法满足应用中便携性的要求。在公开号为CN1935630A的中国专利申请中还可以发现更多关于现有的微机电装
置的信息。

发明内容
本发明实施例解决的问题是提供了一种微机电装置,提高了微机电装置的集成度,降低了微机电装置的集成度,满足了应用中便携性的要求。为解决上述问题,本发明实施例提供了一种微机电装置的制作方法,包括提供基板和半导体衬底,所述半导体衬底上形成有控制电路;在所述基板上形成基板牺牲层;在所述基板牺牲层上形成半导体材料层;在所述半导体衬底上形成覆盖所述控制电路的层间介质层,所述层间介质层内形成有互连结构,所述互连结构与所述控制电路电连接;进行键合工艺,将所述层间介质层与半导体材料层键合在一起;去除所述基板牺牲层,将所述基板与所述半导体材料层分离;利用所述半导体材料层在所述半导体衬底上制作微机电器件,所述微机电器件通过所述互连结构与上述控制电路电连接。可选地,所述半导体材料层为多晶硅层、非晶硅层、SiGe层、锗层或其组合中的任
意一种。可选地,所述基板牺牲层的材质为非晶碳,所述基板牺牲层的去除方法为利用氧离子的等离子体进行灰化工艺,所述灰化工艺的温度范围为150 450摄氏度。可选地,所述键合工艺为阳极键合或直接键合。
4
可选地,所述阳极键合工艺包括将所述基板和半导体衬底放置于电场中,所述半导体材料层与所述层间介质层正对设置;对所述基板和半导体衬底进行加热。可选地,所述基板牺牲层和衬底牺牲层的材质为非晶碳,所述直接键合工艺包括对所述半导体材料层和层间介质层进行平坦化工艺;对平坦化工艺后的半导体材料层和层间介质层进行表面清洁;采用氢离子的等离子体活化所述半导体材料层和层间介质层的表面;将所述半导体材料层和层间介质层正对放置,使得所述基板和半导体衬底重合;将所述基板和半导体衬底放置于150 600摄氏度的高温环境中,热处理5 30 小时。可选地,所述层间介质层的制作方法包括在所述半导体衬底上形成第一介质层;在所述第一介质层内形成互连结构,所述互连结构与所述控制电路电连接;在所述第一介质层上形成第二介质层,所述第二介质层与第一介质层构成所述层间介质层;在所述第二介质层内形成衬底牺牲层,所述衬底牺牲层的位置与所述互连结构的位置对应。可选地,所述微机电器件的制作方法包括刻蚀所述半导体材料层,形成可动电极,所述可动电极内形成有通孔,所述通孔露出下方的衬底牺牲层;利用所述通孔去除所述衬底牺牲层,在所述第二介质层内形成空腔,所述可动电极悬置于所述空腔上。可选地,在所述基板上形成基板牺牲层之前,还包括在所述基板上形成第一缓冲层的步骤,所述第一缓冲层用于减小所述基板与所述基板牺牲层之间的应力。可选地,在所述基板牺牲层形成后,还包括在所述基板牺牲层上形成第二缓冲层的步骤,所述第二缓冲层用于减小所述基板牺牲层与所述半导体材料层之间的应力。
可选地,在进行键合工艺前,还包括在所述层间介质层上制作第三缓冲层的步骤,所述第三缓冲层用于减小所述半导体材料层与所述层间介质层之间的应力。可选地,所述第一缓冲层、第二缓冲层和第三缓冲层的材料为绝缘材质,所述绝缘材质为氧化硅或氮氧化硅。相应地,本发明还提供一种微机电装置,包括半导体衬底,所述半导体衬底内形成有控制电路;层间介质层,位于所述半导体衬底上;互连结构,位于所述层间介质层内,所述互连结构与所述控制电路电连接;空腔,位于所述层间介质层内,所述空腔的位置与所述互连结构的位置对应;
可动电极,所述可动电极的一端与所述互连结构电连接,所述可动电极另一端悬置于空腔上,所述可动电极的材质为半导体材质。可选地,所述半导体材料层为多晶硅层、非晶硅层、SiGe层、锗层或其组合中的任
意一种。与现有技术相比,本发明实施例具有以下优点本发明实施例通过键合工艺将形成于基板上的半导体材料层与半导体衬底上的层间介质层键合在一起,然后通过将基板与半导体材料层之间的基板牺牲层去除,从而将所述半导体材料层与层间介质层键合在一起,将所述基板与所述半导体衬底分离;然后,利用所述半导体材料层制作微机电器件,从而在所述半导体衬底上制作微机电器件,现有技术的微机电装置的制作方法为提供两个半导体衬底,利用一个半导体衬底制作微机电器件,利用另一个半导体制作控制电路,将所述两个半导体衬底并列于同一引线框架内,现有技术的微机电装置的体积较大,与现有技术相比,本发明实施例将微机电器件与控制电路集成在同一半导体衬底上,不仅减小了微机电装置的制作成本,而且减小了微机电装置的体积,提高了微机电装置的集成度,从而满足了应用中便携性的要求。


图1是本发明实施例的微机电装置制作方法流程示意图;图2 图7是本发明一个实施例的微机电装置的制作方法剖面结构示意图。
具体实施例方式现有技术的微机电装置采用两个半导体衬底制作,其中一个半导体衬底用于制作控制电路,另一个半导体衬底用于制作微机电器件,然后将两个半导体衬底并列排布在引线框架内,因此,现有的微机电装置的体积较大,从而微机电装置的集成度不高,无法满足应用中便携性的要求。并且现有技术利用两个半导体衬底制作一个微机电装置,成本较高。由于微机电器件的可动电极的材质通常为半导体材料层,所述半导体材料层可以为多晶硅层,所述多晶硅层通常利用化学气相沉积工艺制作,所述化学气相沉积工艺的温度为高温,所述高温大于500摄氏度,所述高温会影响半导体衬底上的互连结构,因此,不能直接在形成有互连结构的半导体衬底上沉积多晶硅层。因此,发明人考虑提供一形成有半导体材料层的基板,所述半导体材料层可以为非晶硅层、多晶硅层、SiGe层、锗层或其组合中的任意一种,然后将该基板的半导体材料层与形成有控制电路的半导体衬底键合,然后将所述基板从半导体材料层上移除(即将所述基板与所述半导体材料层分离),使得所述半导体材料层转移至半导体衬底,然后利用所述半导体材料层制作微机电器件,从而将微机电器件与控制电路集成在同一半导体衬底上, 不仅节约了一个半导体衬底,降低了微机电装置的制作成本,而且还可以提高微机电装置的集成度,提高了微机电装置的便携性。本发明考虑利用绝缘体上硅衬底(S0I衬底,包括硅衬底、位于硅衬底的绝缘层和位于所述绝缘层上的硅层)作为所述基板,将所述绝缘体上硅衬底与形成有控制电路的半导体衬底键合,然后将硅衬底和绝缘层与所述硅层分离,将所述硅层转移至半导体衬底上, 从而可以将微机电器件与硅衬底集成在同一半导体衬底上,从而提高微机电装置的集成
6度。但是绝缘体上硅衬底的价格偏贵,使得微机电装置的成本较高。为了解决上述问题,本发明提供一种微机电装置的制作方法,请参考图1所示的本发明的微机电装置的制作方法流程示意图,所述方法包括步骤Si,提供基板和半导体衬底,所述半导体衬底上形成有控制电路;步骤S2,在所述基板上形成基板牺牲层;步骤S3,在所述基板牺牲层上形成半导体材料层;步骤S4,在所述半导体衬底上形成覆盖所述控制电路的层间介质层,所述层间介质层内形成有互连结构,所述互连结构与所述控制电路电连接;步骤S5,进行键合工艺,将所述层间介质层与半导体材料层键合在一起;步骤S6,去除所述基板牺牲层,将所述基板与所述半导体材料层分离;步骤S7,利用所述半导体材料层在所述半导体衬底上制作微机电器件,所述微机电器件通过所述互连结构与上述控制电路电连接。下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案,请结合图2 图7所示的本发明一个实施例的微机电装置的制作方法剖面结构示意图。首先,请参考图2,提供基板200,所述基板200的材质可以为半导体材质,所述半导体材质可以为硅或锗硅等。所述基板200用于提供平台,在后续的工艺步骤中制作基板牺牲层和半导体材料层。然后,请继续参考图2,在所述基板200上形成第一缓冲层201,所述第一缓冲层 201用于减小所述基板200与后续形成的基板牺牲层之间的应力。所述第一缓冲层201的厚度范围为20 5000埃。所述第一缓冲层201的材质为绝缘材质,例如所述绝缘材质可以为氧化硅或氮氧化硅。作为本发明的又一实施例,也可以不在所述基板200上形成所述缓冲层201,直接进行后续的步骤,即直接在所述基板上形成基板牺牲层。接着,请继续参考图2,在所述第一缓冲层201上形成基板牺牲层202。所述基板牺牲层202上将在后续的步骤中形成半导体材料层,在后续的工艺步骤中通过移除所述基板牺牲层202将可以将所述半导体材料层与所述基板200分离。所述基板牺牲层202的材质应选择易于去除的物质。为了防止去除所述基板牺牲层202时损伤半导体材料层,所述基板牺牲层202的材质应选择与所述半导体材料层具有较大刻蚀选择比的材质。本发明实施例所述的所述基板牺牲层202与所述半导体材料层具有较大刻蚀选择比,是指利用本发明实施例的刻蚀工艺去除所述基板牺牲层202时,所述基板牺牲层202的刻蚀速率远大于所述半导体材料层的刻蚀速率,比如,所述基板牺牲层 202的刻蚀速率可以为所述半导体材料层的刻蚀速率的3倍以上。作为一个实施例,所述基板牺牲层202的材质为非晶碳,其厚度范围为1000 10000埃。所述非晶碳可以利用氧离子的等离子体的灰化工艺去除,所述灰化工艺的温度范围优选为150 450摄氏度,这样不会残留所述基板牺牲层202上,也不会损伤半导体材料层。在另一实施例中,所述基板牺牲层还可以为光刻胶层或者其他的牺牲层材料。需要说明的是,若所述基板牺牲层的材质为光刻胶层,后续形成所述半导体材料层的工艺的温度不应过高,本实施例中,形成所述半导体材料层的工艺的温度不应超过150摄氏度,以免将所述光刻胶层烧焦。
作为一个实施例,所述基板牺牲层202的制作方法为等离子体增强化学气相沉积 (PECVD)工艺。所述等离子增强化学气相沉积工艺的参数为温度范围为250°C 500°C, 气压范围为Itorr 20torr,RF功率范围为800W 2000W,反应气体包括C3H6和HE,反应气体流量为IOOOsccm 5000sccm,其中C3H6 HE的体积比例范围为2 1 10 1。作为本发明的可选实施例,在所述基板牺牲层202形成后,在所述基板牺牲层202 上形成第二缓冲层203,所述第二缓冲层203用于缓冲所述基板牺牲层202与后续形成的半导体材料层之间的应力。所述第二缓冲层203的材质为绝缘材质,例如所述绝缘材质可以为氧化硅或氮氧化硅。所述第二缓冲层203的厚度范围为20 5000埃。在另一实施例中,也可以没有该第二缓冲层。然后,请继续参考图2,在所述第二缓冲层203上制作半导体材料层204,所述半导体材料层204将通过键合工艺与形成有控制电路的半导体衬底结合,并且在后续的工艺步骤中,所述半导体材料层204将用于制作微机电器件的可动电极。所述半导体材料层204 的材质应选择半导体材质,例如所述半导体材料层204可以为非晶硅层、多晶硅层、锗硅化合物层、锗层或其组合中的任意一种。作为一个实施例,所述半导体材料层204利用化学气相沉积工艺制作。所述化学气相沉积工艺的温度不低于500摄氏度。所述半导体材料层204的厚度范围为0. 5 50 微米。然后,请参考图3,提供半导体衬底100,所述半导体衬底100的材质为半导体材质,所述半导体衬底100的材质可以为硅或锗硅。所述半导体衬底100内还形成有控制电路(未示出)。所述控制电路可以利用CMOS工艺流程制作。所述控制电路可以用于向后续形成的微机电器件提供控制信号。然后,请继续参考图3,在所述半导体衬底100上形成第一介质层101,所述第一介质层101内形成有互连结构,所述互连结构包括与所述控制电路电连接的第一导电插塞 102和与所述第一导电插塞102电连接的互连线103。所述第一介质层101的材质为氧化硅或氮氧化硅,所述第一介质层101可以利用氧化工艺或化学气相沉积工艺制作。然后,请继续参考图3,在所述第一介质层101上形成第二介质层104,所述第二介质层104与第一介质层101共同构成层间介质层。所述第二介质层104的材质为氧化硅或氮化硅,所述第二介质层104可以利用氧化工艺或化学气相沉积工艺制作。接着,在所述第二介质层104内形成沟槽,所述沟槽露出下方的第一介质层101, 所述沟槽的位置与所述互连结构的位置对应。本发明所述的沟槽的位置与所述互连结构的位置对应,所述沟槽位于相邻的互连结构之间的第二介质层上。需要说明的是,作为本发明的又一实施例,还可以仅在所述半导体衬底100上形成一层层间介质层,然后在所述层间介质层内分别形成与所述控制电路电连接的互连结构和填充有牺牲层的所述沟槽。所述沟槽的位置与所述互连结构的位置对应。接着,在所述沟槽内形成衬底牺牲层105,所述衬底牺牲层105用于在后续的步骤中与位于所述基板200上的半导体材料层204键合,在所述半导体材料层204被制作成为可动电极后,所述衬底牺牲层105最终将会被去除。为了防止去除所述衬底牺牲层105时对所述第二介质层104造成损伤,所述衬底牺牲层105的材质应选择与所述第二介质层104具有较大刻蚀选择比的材质。本发明实施例所述的所述衬底牺牲层10与所述第二介质层104具有较大刻蚀选择比,是指利用本发明实施例的刻蚀工艺去除所述衬底牺牲层105时,所述衬底牺牲层105的刻蚀速率远大于所述第二介质层104的刻蚀速率,比如,所述衬底牺牲层105的刻蚀速率可以为所述第二介质层104的刻蚀速率的3倍以上。作为一个实施例,所述衬底牺牲层105的材质为非晶碳,其可以利用增强型等离子体化学气相沉积工艺制作。具体的参数请参考本发明制作基板牺牲层202的方法,在此不做赘述。作为本发明的又一实施例,所述衬底牺牲层105的材质还可以为光刻胶或其他易于通过灰化工艺或湿法刻蚀工艺去除的牺牲层材料。作为一个实施例,当所述衬底牺牲层105的材质为光刻胶层时,后续的键合工艺的温度不宜过高,例如后续的键合工艺的温度不超过150摄氏度,以免将光刻胶烧焦。由于后续步骤中,将进行键合工艺,从而所述第二介质层104将与所述半导体材料层204(结合图2、键合在一起,所述第二介质层104内的衬底牺牲层105也将与所述半导体材料层204键合在一起。由于衬底牺牲层105的材质为非晶碳,所述半导体材料层204 的材质为硅,两者之间存在应力,所述应力会影响所述半导体材料层204与第二介质层104 的键合的可靠性,使得所述半导体材料层204可能从所述第二介质层104上脱落,因此,为了提高所述半导体材料层204与衬底牺牲层105之间的键合的可靠性。作为本发明的一个可选实施例,在所述衬底牺牲层105形成后,还要在所述第二介质层104上形成第三缓冲层106。所述第三缓冲层106的材质可以为氧化硅或氮氧化硅。 所述第三缓冲层106的厚度范围为20 5000埃,所述第三缓冲层106可以利用化学气相沉积工艺制作。当然在其他实施例中也可以没有该第三缓冲层。然后,请参考图4,进行键合工艺,将所述第三缓冲层106与半导体材料层204键合在一起,使得所述基板200、位于基板200上的第一缓冲层201、基板牺牲层202、第二缓冲层 203与所述半导体衬底100、位于所述半导体衬底100上的第一介质层101、第二介质层104 形成整体。上述键合工艺在所述第三缓冲层106所述半导体材料层204之间形成牢固的键合面。所述键合工艺可以为阳极键合工艺或直接键合工艺。作为一个实施例,所述键合工艺为阳极键合工艺。所述阳极键合工艺的方法包括首先,对所述第三缓冲层106表面和半导体材料层204的表面进行表面平坦化处理,使得所述第三缓冲层106和半导体材料层204的表面平坦,以提高所述第三缓冲层106 与半导体材料层204之间的键合的可靠性。所述平坦化处理为化学机械研磨工艺。然后,将所述基板200和半导体衬底100放置于电场中,所述半导体材料层204与所述第三缓冲层106正对设置,其中所述基板200上施加负电压,所述半导体衬底100上加正电压。作为一个实施例,所述电场的电压高于500V。所述电场作用下,所述半导体材料层 204表面的碱性金属离子例如钠离子和钾离子在负电压的作用下向基板200的方向移动, 从而在所述半导体材料层204的表面形成负离子(该负离子为硅离子),所述第三缓冲层 106表面的正电荷在所述基板200上的正电压的作用下半导体衬底100的方向移动,从而在所述第三缓冲层106的表面形成正离子(该正离子为氧离子),所述第三缓冲层106表面的正离子(即氧离子)与所述半导体材料层204表面的负电子(即硅离子)电中和,并且形成氧化硅,从而所述第三缓冲层106与所述半导体材料层204键合。在将所述基板200和半导体衬底100放置于电场中的同时,还需要对所述基板200 和半导体衬底100进行加热,使得所述基板200和半导体衬底100的温度在200 400摄氏度之间,所述加热更有利于提高第三缓冲层106与所述半导体材料层204之间的键合强度。需要说明的是,当所述衬底牺牲层102和基板牺牲层202的材质为光刻胶层时,所述阳极键合工艺的温度不应过高,例如所述阳极键合工艺的温度不应超过150摄氏度,以免将光刻胶烧焦。当然,所述衬底牺牲层102和基板牺牲层202为非晶碳等能够承受高温的材质,所述阳极键合工艺的温度可以高于150摄氏度,例如所述阳极键合工艺的温度可以为前述的200 400摄氏度。作为本发明的又一实施例,所述基板牺牲层202和衬底牺牲层102的材质为非晶碳,所述直接键合工艺包括对所述半导体材料层204和第三缓冲层106的表面进行平坦化工艺,所述平坦化工艺为化学机械研磨工艺,所述平坦化工艺有利于提高所述半导体材料层204和第三缓冲层106之间的键合强度;对平坦化工艺后的半导体材料层204和第三缓冲层106进行表面清洁,所述表面清洁去除所述半导体材料层204和第三缓冲层106表面的污染物,防止所述污染物影响半导体材料层204和第三缓冲层106之间的键合强度;采用氢离子的等离子体活化所述半导体材料层204和第三缓冲层106的表面,以有利于增强后续将所述半导体材料层204和第三缓冲层106之间的键合强度;将所述活化处理后的半导体材料层204和第三缓冲层106正对放置,使得所述基板200和半导体衬底100重合;将所述基板200和半导体衬底100放置于高温环境中,热处理5 30小时,所述高温环境为150 600摄氏度,例如所述高温环境可以为300 450摄氏度;在热处理的同时,所述基板200和半导体衬底100上施加一定的压力,以更有利于提高所述半导体材料层204和第三缓冲层106之间的键合强度,所述压力范围为7600 50000 托。上述的直接键合工艺适用于基板牺牲层202和衬底牺牲层102的材质为能够耐受高温的情况(例如基板牺牲层202和衬底牺牲层102的材质为非晶碳),若所述基板牺牲层 202和衬底牺牲层102的材质为光刻胶,则所述直接键合工艺的温度不宜超过150摄氏度, 以免将光刻胶烧焦。接着,请参考图5,去除所述基板牺牲层202 (在图中以虚线表示),将所述基板200 和第一缓冲层201从所述半导体材料层204层和半导体衬底100上去除,所述第二缓冲层 203也保留在所述半导体材料层204上。所述基板牺牲层202利用氧离子的等离子体进行灰化工艺去除。作为一个实施例,所述灰化工艺的参数为所述去除材料为氧气,产生的等离子体为氧离子,所述刻蚀工艺的温度范围为150°C 450°C,在此温度下,致密非晶碳并不会发生剧烈燃烧,而可以被氧化成二氧化碳气体,第一牺牲层113能够彻底地去除,而器件的其余部分并不会受到影响。经过上述步骤,将半导体材料层204从基板200上转移至半导体衬底上,从而所述基板200可以重复利用,进一步节约了成本。接着,需要利用所述半导体材料层204在所述半导体衬底200上制作微机电器件。 所述微机电器件的制作过程需要在半导体衬底200上形成空腔,然后在空腔上制作可动电极,所述可动电极能够与所述空腔进行相对运动。具体地,请参考图6,刻蚀所述第二缓冲层203和半导体材料层204和下方的第三缓冲层106,形成可动电极207,同时本发明在所述可动电极207和第三缓冲层106内形成通孔205,所述通孔205露出下方的衬底牺牲层105。所述通孔205用于去除所述衬底牺牲层105的入口。需要说明的是,位于相邻的通孔205之间的部分可动电极207与其余部分的可动电极207是一体的结构。接着,请继续参考图6,制作导电插塞206,所述导电插塞206与所述互连结构的互连线103电连接,所述导电差插塞206位于衬底牺牲层105外。接着,请参考图7,利用所述通孔205去除所述衬底牺牲层,在所述第二介质层104 内形成空腔,所述可动电极207悬置于所述空腔上,且所述可动电极207能够与所述空腔进行相对运动,所述可动电极207与所述空腔构成微机电器件。所述微机电器件可以为陀螺仪、加速度传感器、麦克风、光调制器、晶体振荡器等含有可动电极和空腔的MEMS器件。所述衬底牺牲层的去除方法请参考所述基板牺牲层的去除方法,在此不做详细说明。经过上述工艺步骤,形成本发明所述的微机电装置,本发明的微机电装置可以为含有陀螺仪、加速度传感器、麦克风、光调制器、晶体振荡器等。请参考图7,所述微机电装置包括半导体衬底100,所述半导体衬底100内形成有控制电路;第一介质层101,位于所述半导体衬底100上;互连结构,位于所述第一介质层101内,所述互连结构与所述控制电路电连接,所述互连结构包括与所述控制电路电连接的导电插塞102和与所述导电插塞102电连接的互连线103 ;第二介质层104,位于所述第一介质层101上,所述第二介质层104内形成有空腔;可动电极207,悬置于所述空腔上,所述可动电极207与所述第二介质层104和空腔之间具有第三缓冲层106,所述可动电极207能够在所述空腔内进行运动,所述可动电极 207的形状与要形成的微机电装置进行具体设置;所述第三缓冲层106与所述可动电极207 键合在一起,且所述第三缓冲层106能够与所述可动电极207同时进行运动,所述可动电极 207利用半导体材料层制作,所述半导体材料层可以为非晶硅层、多晶硅层、SiGe层、锗层或其组合中的任意一种;第二缓冲层203,覆盖于所述可动电极207上方,所述第二缓冲层203用于保护所述可动电极207 ;导电插塞206,贯穿所述第二介质层104、第三缓冲层106、可动电极207,所述导电插塞206将所述可动电极207与互连结构电连接。综上,本发明通过键合工艺将形成于基板上的半导体材料层与半导体衬底上的层间介质层键合在一起,然后通过将基板与半导体材料层之间的基板牺牲层去除,从而将所述半导体材料层与层间介质层键合在一起,将所述基板与所述半导体衬底分离;然后,利用所述半导体材料层制作微机电器件,从而在所述半导体衬底上制作微机电器件,现有技术的微机电装置的制作方法为提供两个半导体衬底,利用一个半导体衬底制作微机电器件, 利用另一个半导体制作控制电路,将所述两个半导体衬底并列于同一引线框架内,现有技术的微机电装置的体积较大,与现有技术相比,本发明将微机电器件与控制电路集成在同一半导体衬底上,不仅减小了微机电装置的制作成本,而且减小了微机电装置的体积,提高了微机电装置的集成度,从而满足了应用中便携性的要求。 以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
权利要求
1.一种微机电装置的制作方法,其特征在于,包括 提供基板和半导体衬底,所述半导体衬底上形成有控制电路; 在所述基板上形成基板牺牲层;在所述基板牺牲层上形成半导体材料层;在所述半导体衬底上形成覆盖所述控制电路的层间介质层,所述层间介质层内形成有互连结构,所述互连结构与所述控制电路电连接;进行键合工艺,将所述层间介质层与半导体材料层键合在一起; 去除所述基板牺牲层,将所述基板与所述半导体材料层分离; 利用所述半导体材料层在所述半导体衬底上制作微机电器件,所述微机电器件通过所述互连结构与上述控制电路电连接。
2.如权利要求1所述的微机电装置的制作方法,其特征在于,所述半导体材料层为多晶硅层、非晶硅层、锗硅化合物层、锗层或其组合中的任意一种。
3.如权利要求1所述的微机电装置的制作方法,其特征在于,所述基板牺牲层的材质为非晶碳,所述基板牺牲层的去除方法为利用氧离子的等离子体进行灰化工艺,所述灰化工艺的温度范围为150 450摄氏度。
4.如权利要求1所述的微机电装置的制作方法,其特征在于,所述键合工艺为阳极键合或直接键合。
5.如权利要求4所述的微机电装置的制作方法,其特征在于,所述阳极键合工艺包括 将所述基板和半导体衬底放置于电场中,所述半导体材料层与所述层间介质层正对设置;对所述基板和半导体衬底进行加热。
6.如权利要求4所述的微机电装置的制作方法,其特征在于,所述基板牺牲层和衬底牺牲层的材质为非晶碳,所述直接键合工艺包括对所述半导体材料层和层间介质层进行平坦化工艺;对平坦化工艺后的半导体材料层和层间介质层进行表面清洁;采用氢离子的等离子体活化所述半导体材料层和层间介质层的表面;将所述半导体材料层和层间介质层正对放置,使得所述基板和半导体衬底重合;将所述基板和半导体衬底放置于150 600摄氏度的高温环境中,热处理5 30小时。
7.如权利要求1所述的微机电装置的制作方法,其特征在于,所述层间介质层的制作方法包括在所述半导体衬底上形成第一介质层;在所述第一介质层内形成互连结构,所述互连结构与所述控制电路电连接; 在所述第一介质层上形成第二介质层,所述第二介质层与第一介质层构成所述层间介质层;在所述第二介质层内形成衬底牺牲层,所述衬底牺牲层的位置与所述互连结构的位置对应。
8.如权利要求1所述的微机电装置的制作方法,其特征在于,所述微机电器件的制作方法包括刻蚀所述半导体材料层,形成可动电极,所述可动电极内形成有通孔,所述通孔露出下方的衬底牺牲层;利用所述通孔去除所述衬底牺牲层,在所述第二介质层内形成空腔,所述可动电极悬置于所述空腔上。
9.如权利要求1所述的微机电装置的制作方法,其特征在于,在所述基板上形成基板牺牲层之前,还包括在所述基板上形成第一缓冲层的步骤,所述第一缓冲层用于减小所述基板与所述基板牺牲层之间的应力。
10.如权利要求9所述的微机电装置的制作方法,其特征在于,在所述基板牺牲层形成后,还包括在所述基板牺牲层上形成第二缓冲层的步骤,所述第二缓冲层用于减小所述基板牺牲层与所述半导体材料层之间的应力。
11.如权利要求10所述的微机电装置的制作方法,其特征在于,在进行键合工艺前,还包括在所述层间介质层上制作第三缓冲层的步骤,所述第三缓冲层用于减小所述半导体材料层与所述层间介质层之间的应力。
12.如权利要求11所述的微机电装置的制作方法,其特征在于,所述第一缓冲层、第二缓冲层和第三缓冲层的材料为绝缘材质,所述绝缘材质为氧化硅或氮氧化硅。
13.—种微机电装置,其特征在于,包括半导体衬底,所述半导体衬底内形成有控制电路;层间介质层,位于所述半导体衬底上;互连结构,位于所述层间介质层内,所述互连结构与所述控制电路电连接;空腔,位于所述层间介质层内,所述空腔的位置与所述互连结构的位置对应;可动电极,所述可动电极的一端与所述互连结构电连接,所述可动电极另一端悬置于空腔上,所述可动电极的材质为半导体材质。
14.如权利要求13所述的微机电装置,其特征在于,所述半导体材料层为多晶硅层、非晶硅层、锗硅化合物层、锗层或其组合中的任意一种。
全文摘要
本发明提供了一种微机电装置及其制作方法,包括提供基板和半导体衬底,该半导体衬底上形成有控制电路;在所述基板上形成基板牺牲层;在所述基板牺牲层上形成半导体材料层;在所述半导体衬底上形成覆盖所述控制电路的层间介质层,所述层间介质层内形成有与所述控制电路电连接的互连结构;进行键合工艺,将所述层间介质层与半导体材料层键合在一起;去除所述基板牺牲层,将所述基板与所述半导体材料层分离;利用所述半导体材料层在所述半导体衬底上制作与所述互连结构电连接的微机电器件。本发明实施例提高了微机电装置的集成度,满足了应用中便携性的要求。
文档编号B81B7/00GK102180441SQ20111008253
公开日2011年9月14日 申请日期2011年4月1日 优先权日2011年4月1日
发明者唐德明, 毛剑宏 申请人:上海丽恒光微电子科技有限公司


购买说明
       资料可在线传送,如需邮寄光盘(即将电子文档刻录到光盘里),邮费另计。
       我们也可以为您提供个性化定制,欢迎咨询,客服微信/QQ: 690542
       X专利信息网竭诚为您服务!

相关文章 您可能喜欢 最新发布 热门文章 随机文章 相关发布