芯片封装体及其形成方法

日期:2019-03-02 15:13:07

专利名称:芯片封装体及其形成方法
技术领域
本发明涉及芯片封装体,且特别是涉及微机电系统(MEMS)的芯片封装体。
背景技术
随着科技的进步,芯片的封装工艺亦更为复杂而常需繁复的图案化工艺,包括蚀刻工艺等。此外,所形成的芯片封装体亦常需与其他电子元件整合以供各种应用。因此,业界亟需更简化的芯片封装工艺,除了尽量避免图案化工艺对芯片上的元件(例如,导电垫)造成损伤外,还需设法使芯片封装体与其他电子元件的整合更为容易。

发明内容
本发明实施例提供一种芯片封装体,包括基底,具有上表面及下表面;保护层, 位于该基底的该上表面上;多个导电垫结构,设置于该基底的该上表面,其中所述多个导电垫结构的上表面至少部分露出;多个开口,自该基底的该上表面朝该下表面延伸;以及多个可移动块体,位于所述多个开口之间,且分别与该基底连接,其中每一所述多个可移动块体与所述多个导电垫结构电性连接之一。本发明实施例提供一种芯片封装体的形成方法,包括提供基底,具有至少一元件区及至少一接垫区,其中该基底的该接垫区上设置有多个导电垫结构,该基底的上表面上依次设置有保护层及蚀刻阻挡层,且该保护层及该蚀刻阻挡层于该元件区上具有多个开口,露出该基底的该上表面;以该蚀刻阻挡层为掩模,移除部分的该基底以形成多个开口及所述多个开口之间的多个可移动块体,其中所述多个开口自该基底的该上表面朝该基底的下表面延伸,所述多个可移动块体与该基底连接,且每一所述多个可移动块体与所述多个导电垫结构电性连接之一;以及移除该蚀刻阻挡层。


图1A-1F显示根据本发明实施例的芯片封装体的工艺剖面图。图2显示本发明实施例的芯片封装体的局部俯视图。附图表记说明100 基底;100a、100b 表面;101、103 区;102 导电垫;104 保护层;105 介电层;106 蚀刻阻挡层;108、112 开口;110 导线;
114 -、可移动块体
116 -、封装层;
118 -叫旬隔层;
120 -、空腔;
122 -、凹槽;
124 -、导电结构。
具体实施例方式以下将详细说明本发明实施例的制作与使用方式。然而应注意的是,本发明提供许多可供应用的发明概念,其可以多种特定形式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式,非用以限制本发明的范围。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者,当述及第一材料层位于第二材料层上或之上时,包括第一材料层与第二材料层直接接触或间隔有一个或更多其他材料层的情形。本发明实施例的芯片封装体可用以封装微机电系统芯片。然而其应用不限于此,例如在本发明的芯片封装体的实施例中,其可应用于各种包括有源元件或无源元件 (active or passive e lements)、数字电路或模拟电路(digital oranalog circuits) 等集成电路的电子元件(electronic components),例如是有关于光电元件(opto electronic devices)、微机电系统(Micro Electro MechanicalSystem ;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器 (Physical Sensor)。特别是可选择使用晶片级封装(wafer scale package ;WSP)工艺对影像感测元件、发光二极管(light-emitting diodes ;LEDs)、太阳能电池(solar cells)、 射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波兀件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片进行封装。其中,上述晶片级封装工艺主要是指在晶片阶段完成封装步骤后,再予以切割成独立的封装体,然而,在特定实施例中,例如将已分离的半导体芯片重新分布在承载晶片上,再进行封装工艺,亦可称之为晶片级封装工艺。另外,上述晶片级封装工艺亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶片,以形成多层集成电路(multi-layer integrated circuit devices)的芯片封装体。以下,以微机电系统(MEMS)芯片的封装为例,配合

本发明实施例的芯片封装体的实施方式。例如,在实施例中,所封装的微机电系统芯片可包括加速器。图1A-1F显示根据本发明实施例的芯片封装体的工艺剖面图。如图IA所示,提供基底100,其具有至少一元件区101及至少一接垫区103。基底100例如包括半导体材料或陶瓷材料。在实施例中,基底100为半导体晶片(例如是硅晶片)而便于进行晶片级封装。 采用晶片级封装来形成芯片封装体可降低成本并节省工艺时间。如图IA所示,在实施例中,在基底100的接垫区103上,具有多个导电垫结构102, 其设置于基底100的上表面100a。虽然,图IA中仅显示出一个导电垫。然本领域一般技术人员当可了解,多个导电垫可能彼此堆叠及/或排列于基底100之上。例如,在实施例中,接垫区103围绕着元件区101,且接垫区103上具有多个导电垫结构102,其亦围绕着元件区101。此外,在实施例中,导电垫结构102为多个彼此堆叠的导电垫、或至少一导电垫、或至少一导电垫与至少一层内连线结构所组成的导电垫结构。这些导电垫例如可形成于基底 100中的介电层105之中,并通过形成于介电层105之中的内连线而彼此电性接。如图IA所示,在实施例中,基底100的上表面IOOa上依次设置有保护层104及蚀刻阻挡层106。一般,半导体晶片在晶片厂产出时一般覆盖有芯片保护层(例如,保护层 104),同时为将芯片内的元件电性连接至外部电路,传统上晶片厂会事先定义芯片保护层以形成多个暴露出导电垫结构102的开口。如图IA所示,保护层104及蚀刻阻挡层106经图案化而具有多个开口 108,露出其下的基底100。此外,在实施例中,开口 108之间的基底100上,可形成有多个导线110。 这些导线110分别与对应的导电垫结构102电性连接。导线110例如是形成于基底100的上表面IOOa上,并包覆于保护层104之中。或者,导线110亦可形成于基底100的介电层 105之中。此时,基底100的介电层105亦视为基底100的一部分,而介电层105的上表面即可视为基底100的上表面100。导线110例如是由金属材料所构成的导电线路。或者,在实施例中,导线110包括由半导体材料所构成的弹性导电结构。例如,可透过图案化工艺而将部分的半导体基底图案化为类似于弹簧的结构。在实施例中,导线110与基底100电性连接。接着,请参照图1B,其中为方便说明,不于附图中显示介电层105及多个导电垫, 附图中仅显示单层导电垫结构102以简化附图。如图IB所示,以蚀刻阻挡层106为掩模, 例如以蚀刻的方式自开口 108下所露出的基底100的上表面IOOa移除部分的基底100以形成多个开口 112,并于这些开口 112之间形成多个可移动块体114。S卩,开口 112之间所余留下的基底由于彼此间的束缚已减小,因而成为可因外力而移动、弯曲、或震动的可移动块体114。如图IB所示,在实施例中,可于形成开口 112之后,移除蚀刻阻挡层106。在另一实施例中,在移除部分的基底100以形成开口 112期间,蚀刻阻挡层106亦同时被蚀刻移除。即,在此蚀刻工艺中,所用的蚀刻剂对基底100的蚀刻速度大于对蚀刻阻挡层106的蚀刻速度。在实施例中,蚀刻阻挡层106的材料例如为氧化物。在实施例中,可透过调整蚀刻阻挡层106的材料、厚度、及/或蚀刻条件而使在开口 112形成之后,蚀刻阻挡层106大抵完全自基底100移除。在此情形下,导电垫结构102的上表面至少部分露出。如图IB所示,在实施例中,开口 112自基底100的上表面IOOa朝下表面IOOb延伸。此外,每一可移动块体114与对应的其中一个导电垫结构102电性连接。例如,可移动块体114可透过其上的导线110而电性连接至导电垫结构102。如图IB所示,在实施例中, 可移动块体114与基底100相连,并与基底100的材料相同。例如,基底100及可移动块体 114的材料可皆包括半导体材料。图2显示本发明实施例的芯片封装体的局部俯视示意图。当芯片封装体受到外力而加速度移动时,可移动块体114亦会受力而弯曲,并导致可移动块体114之间的相对距离改变。相对距离的改变将造成电容值的改变。因此,这些电容值改变的信号可经由与可移动块体114电性连接的导电垫结构102而传出。在实施例中,为了提升可移动块体114受力时的位移量以增加感测灵敏度,可设法使这些开口 112彼此连通。即,减少可移动块体114与基底100的连结部分的比例,使可移动块体114的震荡或移动的自由度增加。例如,可自基底100的下表面IOOb形成凹槽以露出这些开口 112。在实施例中,在形成连通开口 112的凹槽之前,可选择性于基底100的上表面IOOa 上设置封装层。例如,请参照图1C,提供封装层116,并将之设置于基底100的上表面IOOa 上。封装层116例如可为透明基板或半导体基板。在实施例中,封装层116可为玻璃基板或硅晶片。封装层116可用以保护下方的芯片。如图IC所示,在实施例中,可选择性于封装层116与基底100之间设置间隔层 118。间隔层118例如为绝缘材料。在实施例中,间隔层118与基底100及封装层116可共同形成空腔120。开口 112及可移动块体114位于空腔120之下。在实施例中,间隔层118 围绕着元件区101而设置,因而所形成的空腔为大抵密闭的空腔。接着,如图IC所示,可选择性自基底100的下表面IOOb薄化基底100,例如可透过机械研磨或化学机械抛光等方式。接着,如图ID所示,自基底100的下表面IOOb形成凹槽122。凹槽122的底部露出开口 112而使这些开口 112彼此连通。在凹槽122形成之后,可移动块体114仅透过外围部分(未显示)而与基底100相连。因此,当芯片封装体受到外力而加速度移动时,可移动块体114将更容易因受力而弯曲或移动,使感测灵敏度增加。接着,如图IE所示,可选择性移除部分的封装层116而使导电垫结构102不被封装层116完全覆盖。导电垫结构102至少部分露出之后将较容易与其他导电结构相连。例如,如图IF所示,在实施例中,可于导电垫结构102上形成导电结构124。导电结构IM可用以提供芯片封装体与其他电子元件之间的导电通路。导电结构IM例如可为焊线。或者,在其他实施例中,可于导电垫结构102底部形成穿基底导电插塞(TSV)以作为导电结构124。在实施例中,基底100为半导体晶片,例如是硅晶片。半导体晶片上形成有多个类似于图IF所示的结构。在此情形下,可沿着基底100上的预定切割道(未显示)切割基底 100以形成多个彼此分离的芯片封装体。本发明实施例具有许多变化。举例而言,在实施例中,芯片保护层未如图IA所示覆盖部分的导电垫结构102。在此情形下,所形成的芯片封装体的导电垫的上表面将大抵不与绝缘材料直接接触。本发明实施例透过于基底上形成蚀刻阻挡层,其可于形成出可移动块体期间保护导电垫,使导电垫免受蚀刻工艺的破坏。此外,蚀刻阻挡层还可作为蚀刻掩模,用以定义出围绕于可移动块体周边的开口。再者,本发明实施例的芯片封装体的导电垫至少部分露出, 可便于与其他导电线路连结,容易与其他电子元件整合。应注意的是,虽然上述实施例中,是以加速器为例说明本发明实施例的芯片封装体的实施方式。然本发明实施例不限于此。本发明实施例例如可应用于其他的微机电系统芯片封装体。虽然本发明已以数个优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作任意的更动与润饰,因此本发明的保护范围当视权利要求所界定为准。
权利要求
1.一种芯片封装体,包括基底,具有上表面及下表面;保护层,位于该基底的该上表面上;多个导电垫结构,设置于该基底的该上表面,其中所述多个导电垫结构的上表面至少部分露出;多个开口,自该基底的该上表面朝该下表面延伸;以及多个可移动块体,位于所述多个开口之间,且分别与该基底连接,其中每一所述多个可移动块体与所述多个导电垫结构电性连接之一。
2.如权利要求1所述的芯片封装体,其中所述多个开口彼此连通。
3.如权利要求1所述的芯片封装体,还包括凹槽,自该基底的该下表面朝该上表面延伸,且该凹槽的底部露出所述多个开口。
4.如权利要求1所述的芯片封装体,还包括封装层,设置于该基底的该上表面上。
5.如权利要求4所述的芯片封装体,其中该封装层不完全覆盖于所述多个导电垫结构之上。
6.如权利要求4所述的芯片封装体,其中该封装层不覆盖于所述多个导电垫结构之上。
7.如权利要求4所述的芯片封装体,还包括间隔层,设置于该基底的该上表面与该封装层之间。
8.如权利要求7所述的芯片封装体,其中该基底、该间隔层、及该保护层共同形成空腔,且所述多个开口及所述多个可移动块体位于该空腔之下。
9.如权利要求1所述的芯片封装体,还包括导电结构,电性连接所述多个导电垫结构。
10.如权利要求9所述的芯片封装体,其中所述多个导电结构包括焊线。
11.如权利要求1所述的芯片封装体,还包括多个导线,分别位于对应的所述多个可移动块体之上,所述多个导线分别电性连接对应的所述多个可移动块体与对应的所述多个导电垫结构。
12.一种芯片封装体的形成方法,包括提供基底,具有至少一元件区及至少一接垫区,其中该基底的该接垫区上设置有多个导电垫结构,该基底的上表面上依次设置有保护层及蚀刻阻挡层,且该保护层及该蚀刻阻挡层于该元件区上具有多个开口,露出该基底的该上表面;以该蚀刻阻挡层为掩模,移除部分的该基底以形成多个开口及所述多个开口之间的多个可移动块体,其中所述多个开口自该基底的该上表面朝该基底的下表面延伸,所述多个可移动块体与该基底连接,且每一所述多个可移动块体与所述多个导电垫结构电性连接之一;以及移除该蚀刻阻挡层。
13.如权利要求12所述的芯片封装体的形成方法,其中在移除部分的该基底以形成所述多个开口期间,该蚀刻阻挡层同时被逐渐移除。
14.如权利要求13所述的芯片封装体的形成方法,其中在所述多个开口形成之后,该蚀刻阻挡层完全自该基底移除。
15.如权利要求12所述的芯片封装体的形成方法,还包括自该基底的该下表面形成凹槽,该凹槽的底部露出所述多个开口。
16.如权利要求12所述的芯片封装体的形成方法,还包括于该基底的该上表面上设置封装层。
17.如权利要求16所述的芯片封装体的形成方法,还包括于该封装层与该基底之间设置间隔层。
18.如权利要求16所述的芯片封装体的形成方法,还包括移除部分的该封装层而使所述多个导电垫结构露出。
19.如权利要求12所述的芯片封装体的形成方法,其中该基底包括半导体晶片。
20.如权利要求12所述的芯片封装体的形成方法,还包括沿着该基底上的至少一预定切割线切割该基底。
全文摘要
本发明公开一种芯片封装体及其形成方法,该芯片封装体包括基底,具有上表面及下表面;保护层,位于该基底的该上表面上;多个导电垫结构,设置于该基底的该上表面,其中所述多个导电垫结构的上表面至少部分露出;多个开口,自该基底的该上表面朝该下表面延伸;以及多个可移动块体,位于所述多个开口之间,且分别与该基底连接,其中每一所述多个可移动块体与其中所述多个导电垫结构电性连接之一。
文档编号B81B7/00GK102190281SQ20111006618
公开日2011年9月21日 申请日期2011年3月18日 优先权日2010年3月18日
发明者郑家明 申请人:精材科技股份有限公司


购买说明
       资料可在线传送,如需邮寄光盘(即将电子文档刻录到光盘里),邮费另计。
       我们也可以为您提供个性化定制,欢迎咨询,客服微信/QQ: 690542
       X专利信息网竭诚为您服务!

相关文章 您可能喜欢 最新发布 热门文章 随机文章 相关发布