一种侧壁绝缘的圆片级csp封装结构及其封装方法

日期:2019-06-12 21:35:35

一种侧壁绝缘的圆片级csp封装结构及其封装方法
【专利摘要】本发明公开了一种侧壁绝缘的圆片级CSP封装结构及其封装方法,属于半导体封装【技术领域】。其包括带有若干个芯片电极(110)的硅基本体(101),还包括绝缘层(200),所述绝缘层(200)设置于芯片电极(110)一侧的所述硅基本体(101)的表面以及所述硅基本体(101)的侧壁,所述绝缘层(200)于芯片电极(110)的正上方开设绝缘层开口(201),所述绝缘层开口(201)内设置金属凸点(400),所述金属凸点(400)与芯片电极(110)固连。本发明的封装结构有效地消除了侧壁的爬锡现象,克服了芯片尺寸封装的漏电问题,提升了器件的良率,其封装方法简洁,降低了生产成本。
【专利说明】一种侧壁绝缘的圆片级CSP封装结构及其封装方法
【技术领域】
[0001]本发明涉及圆片级CSP封装结构及其封装方法,尤其是一种侧壁绝缘的圆片级CSP封装结构及其封装方法,属于半导体封装【技术领域】。
【背景技术】
[0002]现有的圆片级CSP (Chip Scale Package)封装结构,其芯片四周的硅裸露在组装环境中,在贴装回流工艺中,焊锡球或电极区域容易因为焊锡膏印刷量过多而导致部分焊锡爬升到芯片侧壁裸露的硅上面,造成芯片漏电。同时,对于极小尺寸封装产品,如0402、0210,01005等尺寸的封装产品而言,如图1左图所示,其自身重量很轻,在表面贴装过程中如果两电极的焊锡膏印刷量有差异,以及回流受热温度不均,造成电极两端不平衡,极易导致器件一端翘起,形成“墓碑”现象,如图1右图所示,造成器件贴装不良。

【发明内容】

[0003]本发明的目的在于克服上述圆片级CSP封装结构的不足,提供一种改善器件贴装不良、且不易造成芯片漏电的侧壁绝缘的圆片级CSP封装结构及其封装方法。
[0004]本发明的目的是这样实现的:
本发明一种侧壁绝缘的圆片级CSP封装结构,包括带有若干个芯片电极的硅基本体,还包括绝缘层,所述绝缘层设置于芯片电极一侧的所述硅基本体的表面以及所述硅基本体的侧壁,所述绝缘层于芯片电极的正上方开设绝缘层开口,所述绝缘层开口内设置金属凸点,所述金属凸点与芯片电极固连。
[0005]本发明所述芯片电极呈阵列状分布。
[0006]本发明所述金属凸点于绝缘层上方的高度hi, hi ^ 10 μ m0
[0007]进一步地,所述金属凸点于绝缘层上方的高度hi, 15 μ m < hi ( 25 μ m。
[0008]本发明位于所述芯片电极另一侧的所述硅基本体的表面设置背面保护层。
[0009]进一步地,位于所述芯片电极一侧的所述硅基本体的周边呈台阶状,所述芯片电极位于台阶状的硅基本体的顶部;所述绝缘层设置于芯片电极一侧的所述硅基本体的表面以及所述硅基本体的侧壁,所述绝缘层于芯片电极的正上方开设绝缘层开口,所述绝缘层开口内设置金属凸点,所述金属凸点与芯片电极固连。
[0010]进一步地,所述硅基本体的台阶状侧壁至少有一阶台阶。
[0011]进一步地,所述台阶的总深度h2≥30 μ m。
[0012]进一步地,所述台阶的总深度h2为100~150 μ m。
[0013]本发明的有益效果是:
1、本发明侧壁绝缘的圆片级CSP封装结构,其在硅基本体的侧壁设置台阶结构且布满绝缘层,消除了硅基侧壁的爬锡现象,克服了芯片尺寸封装的漏电问题,提升了器件的贴装良率;
2、本发明侧壁绝缘的圆片级CSP封装方法,其制程简洁,降低了生产成本。[0014]【专利附图】

【附图说明】
图1是现有圆片级CSP封装结构的爬锡现象的不意图;
图2为一种侧壁绝缘的圆片级CSP封装方法的工艺流程图;
图3为一种侧壁绝缘的圆片级CSP封装结构实施例一的剖面示意图;
图4为图3的芯片电极与娃基本体位置关系的正面不意图;
图5至图20为实施例一的封装方法的工艺过程示意图;
图21为本发明一种侧壁绝缘的圆片级CSP封装结构实施例二的剖面示意图;
图22至图27为实施例二的封装方法的工艺过程示意图;
图28和图29为本发明一种侧壁绝缘的圆片级CSP封装结构实施例三的剖面示意图;图30为本发明一种侧壁绝缘的圆片级CSP封装结构实施例四的芯片电极与硅基本体位置关系的正面不意图;
图31为本发明一种侧壁绝缘的圆片级CSP封装结构实施例五的剖面示意图;
其中,
圆片100 硅基本体101 芯片电极110 宽沟槽120 台阶121 背面保护层130 绝缘层200 绝缘层开口 201 光刻胶层300 光刻开口图形301 金属凸点400 膜层I 510 膜层II 520。
【具体实施方式】
[0015]现在将在下文中参照附图更加充分地描述本发明,在附图中示出了本发明的示例性实施例,从而本公开将本发明的范围充分地传达给本领域的技术人员。然而,本发明可以以许多不同的形式实现,并且不应被解释为限制于这里阐述的实施例。
[0016]实施例一
参见图2,本发明一种侧壁绝缘的圆片级CSP封装方法,其工艺流程如下:
执行步骤一:提供带有芯片电极阵列的圆片;
执行步骤二:在圆片的表面沿圆片的划片道开设不切透圆片的宽沟槽;
执行步骤三:圆片的表面和宽沟槽的内壁沉积绝缘层,并固化成形;
执行步骤四:在芯片电极上方开设贯穿绝缘层的绝缘层开口 ;
执行步骤五:在绝缘层开口内化学镀金属凸点;
执行步骤六:在金属凸点上覆膜层I再翻模,使圆片的背面朝上;执行步骤七:减薄圆片的背面,至宽沟槽露底;
执行步骤八:在圆片的背面覆膜层II并翻模;
执行步骤九:依次去膜层1、膜层II,形成单颗的侧壁绝缘的圆片级CSP封装结构。
[0017]采用上述工艺方法,形成本发明一种侧壁绝缘的圆片级CSP封装结构,如图3和图4所示,硅基本体101带有两个芯片电极110,绝缘层200设置于芯片电极110 —侧的所述硅基本体101的表面以及所述硅基本体101的侧壁,绝缘层200的材质为低热膨胀系数的绝缘材料,一般为Si02,以克服爬锡现象。绝缘层200于芯片电极110的正上方开设绝缘层开口 201,采用镍/金等金属通过化学镀形成的金属凸点400设置于绝缘层开口 201内,并且金属凸点400与芯片电极110固连。金属凸点400于绝缘层200上方的高度hi,hi ^ 10 μ m,以 15 μ m ^ hi ^ 25 μ m 为佳。
[0018]实施例一的封装方法,其工艺过程具体如下:
如图5和图6所示,提供带有芯片电极阵列的圆片100 ;
如图7所示,在芯片电极110 —侧的所述圆片100的表面沿圆片的划片道12开设不切透圆片的宽沟槽120,横向的宽沟槽120和纵向的宽沟槽120相互交错,划片刀需要选择厚刀片,优选宽度为65 μ m、深度为150 μ m的划片刀;除了机械锯切之外还可以使用其他特定工艺来进行部分锯切,这些其他特定工艺包括但不限于基于激光锯切、化学刻蚀等的方法,宽沟槽120的深度 不小于30 μ m,以100~150 μ m为佳。
[0019]如图8所示,在芯片电极110 —侧的所述硅基本体101的表面和宽沟槽120的内壁沉积绝缘层200,并固化成形。
[0020]如图9和图10所示,在绝缘层200表面覆盖光刻胶层300,通过光刻工艺去掉芯片电极Iio正上方的光刻材料,形成上下贯穿光刻胶层300的光刻开口图形301 ;
如图11所示,通过刻蚀的方法去掉光刻开口图形301的开口内的绝缘材料,形成绝缘层开口 201,露出芯片电极110的表面;
如图12所示,去除剩余的光刻材料;
如图13所不,在芯片电极110的表面化学镀金属凸点400 ;
如图14和图15所示,在金属凸点400—侧涂覆膜层I 510,并进行翻模,使圆片100的背面朝上;
如图16所示,用机械水平研磨的方法减薄圆片100的背面,至宽沟槽120露底,宽沟槽120内底部的绝缘材料亦清除;
如图17和图18所示,在上述圆片的表面涂覆膜层II 520,并再次进行翻模;
如图19和图20所示,先后去除膜层I 510、膜层II 520,形成单颗的侧壁绝缘的圆片级CSP封装结构。
[0021]实施例二
参见图2,本发明一种侧壁绝缘的圆片级CSP封装方法,其工艺流程如下:
执行步骤一:提供带有芯片电极阵列的圆片;
执行步骤二:在圆片的表面沿圆片的划片道开设不切透圆片的宽沟槽;
执行步骤三:圆片的表面和宽沟槽的内壁沉积绝缘层,并固化成形;
执行步骤四:在芯片电极上方开设贯穿绝缘层的绝缘层开口 ;
执行步骤五:在绝缘层开口内化学镀金属凸点;执行步骤六:倒装至膜层I,使圆片的背面朝上;
执行步骤七:减薄圆片的背面;
执行步骤八:在上述圆片的背面覆膜层II并翻模;
执行步骤九:去除膜层I并沿圆片的划片道切割圆片,再去除膜层II,最后裂片形成单颗的侧壁绝缘的圆片级CSP封装结构。
[0022]采用上述工艺方法,形成本发明的一种侧壁绝缘的圆片级CSP封装结构,参见图21,本发明娃基本体101带有两个芯片电极110,位于芯片电极110 —侧的所述娃基本体101的周边呈台阶状,芯片电极110位于台阶状的硅基本体101的顶部。台阶121至少为一阶,台阶121的深度h2≥30 μ m,以100~150 μ m为佳。
[0023]绝缘层200设置于芯片电极110 —侧的所述娃基本体101的表面以及娃基本体101周边的台阶121的表面和台阶121的侧壁,绝缘层200的材质为低热膨胀系数的绝缘材料,一般为Si02,以克服爬锡现象。绝缘层200于芯片电极110的正上方开设绝缘层开口201,采用镍/金等金属通过化学镀形成的金属凸点400设置于绝缘层开口 201内,并且金属凸点400与芯片电极110固连。金属凸点400于绝缘层200上方的高度hi,hi≥10 μ m,以 15 μ m < hi < 25 μ m 为佳。
[0024]实施例二的封装方法,其工艺过程与实施例一的区别如下:
如图22所示,将在芯片电极110的表面完成金属凸点400的圆片倒置于膜材料,固化后形成膜层I 510,圆片100的背面朝上;
如图23所示,用机械水平研磨的方法减薄圆片100的背面,至宽沟槽120上方的硅的剩余厚度h3,h3的厚度≥5 μ m ;
如图24所示,在上述圆片的表面涂覆膜材料,并固化形成膜层II 520 ;
如图25所示,翻模,再去除膜层I 510;
如图26和图27所示,在宽沟槽120内采用划片刀或激光切割上述圆片,形成宽度小于宽沟槽120的分割道,再裂片形成单颗的侧壁绝缘的圆片级CSP封装结构,此工序的划片刀要比形成宽沟槽120时所用的划片刀的厚度薄,其作用是分离圆片,以使形成的单颗的侧壁绝缘的圆片级CSP封装结构的外围保留有一定厚度的绝缘层。
[0025]实施例三,参见图28和图29
该实施例与实施例一、实施例二的区别在于:位于芯片电极110另一侧的娃基本体101的表面设置背面保护层130,以增强圆片级CSP封装结构的强度。
[0026]该背面保护层在圆片100的表面涂覆膜层II 520之前通过贴膜或者印刷的方法形成于圆片100的另一面,并于形成分割道时采用划片刀或激光分割。
[0027]本发明一种侧壁绝缘的圆片级CSP封装结构及其封装方法不限于上述优选实施例,如芯片电极110也可以有多个,并在硅基本体101上呈阵列状分布,如图30所示,以满足产品应用的需要;通过圆片级工艺形成的硅基本体102的周边可以呈斜坡状,如图31所示。因此任何本领域技术人员在不脱离本发明的精神和范围内,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围内。
【权利要求】
1.一种侧壁绝缘的圆片级CSP封装结构,包括带有若干个芯片电极(110)的硅基本体(101), 其特征在于:还包括绝缘层(200),所述绝缘层(200)设置于芯片电极(110) —侧的所述硅基本体(101)的表面以及所述硅基本体(101)的侧壁,所述绝缘层(200)于芯片电极(110)的正上方开设绝缘层开口(201),所述绝缘层开口(201)内设置金属凸点(400),所述金属凸点(400)与芯片电极(110)固连。
2.根据权利要求1所述的圆片级CSP封装结构,其特征在于:所述芯片电极(110)呈阵列状分布。
3.根据权利要求1所述的圆片级CSP封装结构,其特征在于:所述金属凸点(400)于绝缘层(200)上方的高度hl,hi≥10 μ m。
4.根据权利要求3所述的圆片级CSP封装结构,其特征在于:所述金属凸点(400)于绝缘层(200)上方的高度hl,15ym≤hi≤25μπι。
5.根据权利要求1所述的圆片级CSP封装结构,其特征在于:位于所述芯片电极(110)另一侧的所述硅基本体(101)的表面设置背面保护层(130)。
6.根据权利要求1至5中任一项所述的圆片级CSP封装结构,其特征在于:位于所述芯片电极(110)—侧的所述硅基本体(101)的周边呈台阶状,所述芯片电极(110)位于台阶状的硅基本体(101)的顶部;所述绝缘层(200)设置于芯片电极(110) —侧的所述硅基本体(101)的表面以及所述硅基本体(101)的侧壁,所述绝缘层(200)于芯片电极(110)的正上方开设绝缘层开口(201),所述绝缘层开口(201)内设置金属凸点(400),所述金属凸点(400)与芯片电极(110)固连。
7.根据权利要求6所述的圆片级CSP封装结构,其特征在于:所述硅基本体(101)的台阶状侧壁至少有一阶台阶。
8.根据权利要求7所述的圆片级CSP封装结构,其特征在于:所述台阶的总深度h2 ^ 30 μ m。
9.根据权利要求8所述的圆片级CSP封装结构,其特征在于:所述台阶的总深度h2为100 ~150 μ m。
【文档编号】H01L21/50GK103904045SQ201410156161
【公开日】2014年7月2日 申请日期:2014年4月18日 优先权日:2014年4月18日
【发明者】张黎, 陈锦辉, 赖志明, 孙超 申请人:江阴长电先进封装有限公司


购买说明
       资料可在线传送,如需邮寄光盘(即将电子文档刻录到光盘里),邮费另计。
       我们也可以为您提供个性化定制,欢迎咨询,客服微信/QQ: 690542
       X专利信息网竭诚为您服务!

相关文章 您可能喜欢 最新发布 热门文章 随机文章 相关发布